新型高性能微處理器需要對電源瞬態(tài)響應進行全新的研究。例如，奔騰處理器的電流需求從200mA的低空閑模式到20ns的4A的滿載電流。當處理器重新進入其省電模式時，會發(fā)生相同幅度的轉換。此外，對于5V電源和瞬態(tài)條件，總體電源公差已從傳統(tǒng)的±5%顯著縮小。當考慮到所有可能的直流誤差項時，電源在受上述負載步長影響時的瞬態(tài)響應必須在±46mV內(nèi)!

為了解決這個問題，線性技術公司開發(fā)了LT1585線性穩(wěn)壓器。它具有1%的初始精度，出色的溫度漂移和負載調(diào)節(jié)，以及幾乎完美的線路調(diào)節(jié)。除了出色的直流特性外，LT1585還具有極快的瞬態(tài)響應速度。該穩(wěn)壓器作為可調(diào)穩(wěn)壓器提供，需要兩個電阻來設置工作點，以及固定版本，已修剪和優(yōu)化3.3V, 3.38V, 3.45V和3.6V輸出。固定版本完全指定了最壞情況下的DC錯誤界限;在可調(diào)設計中，必須考慮外部電壓整定電阻的影響。

暫態(tài)響應不僅受調(diào)節(jié)器本身的影響。布局電容和旁路電容中的雜散電感以及電容ESR在瞬態(tài)前400ns的響應中占主導地位。圖1顯示了為滿足英特爾P54C-VR微處理器的所有要求而開發(fā)的旁路方案。為了降低影響暫態(tài)響應的總ESR和ESL，需要使用多個電容。

輸入電容C1和C2主要用于從5V邏輯電源解耦負載瞬態(tài)。此處使用的值針對典型的5V臺式電腦“銀盒”電源輸入進行了優(yōu)化。C5至C10在低ESR和ESL時提供體電容，C11至C20在高頻率(>100kHz)時保持低ESR和ESL。C4是一種阻尼器，可以最大限度地減少沉降過程中的振鈴。

放置表面貼裝去耦元件的一個好地方是在電路板頂部的奔騰插座腔的中心?？紤]在插座中心的電路板頂層使用電源和接地平面的同心圓，以便將電容器連接在一起。將主電源和地平面連接到這些腔面，每個電容器至少有兩個過孔。這將最小化寄生電感。穩(wěn)壓器和阻尼電容器應靠近(<1”)微處理器插座，以盡量減少電路走線電感。

驗證調(diào)節(jié)器和微處理器布局可以通過控制負載(如英特爾制造的電源驗證器)來完成。該設備直接插入微處理器插座，模擬最壞情況下的負載瞬態(tài)條件。

圖2顯示了LT1585在最壞情況下200mA到4A負載階躍時的示波器響應照片。跡線C是負載電流階躍，在4A處基本持平，上升時間為20ns。走線A是每分路20mV時的輸出穩(wěn)定響應。光標軌跡B相對于初始輸出電壓標記為-46mV。在負載電流開始時，由于電路板和電容器的感應效應以及電容器的ESR，微處理器插座電壓降至-38mV。誘導效應持續(xù)約400ns。在接下來的3μs，由于負載電流耗盡旁路電容，輸出下降。當LT1585趕上負載需求時，趨勢會逆轉，輸出在大約50μs后穩(wěn)定下來。

運行4A，電壓降為1.7V，穩(wěn)壓器功耗為6.8W。如圖1所示的散熱器，100英尺/分鐘的空氣流量足以滿足最壞的工作條件。

LT1585的可調(diào)版本使其相對容易適應多個微處理器電源電壓規(guī)格(見圖3)。為了保持LT1585內(nèi)部參考的嚴格公差，建議使用0.5%調(diào)整電阻。R1的大小為承載約10mA的空轉電流(≤124歐姆)， R2的計算公式為:

地點:

I(ADJ) = 60μA, V(REF) = 1.250V

圖3顯示了R1和R2的連接。注意，圖1中C5到C10的值減少了，但不影響瞬態(tài)響應。C3的添加使這成為可能，也消除了對C4的需求。