減少電磁干擾(EMI)已成為電子系統設計者面臨的重要設計問題。擴頻時鐘(CLK)是一種有效的降低電磁干擾的方法。本文描述了擴頻CLK是如何定義的，并提供了一個估算電磁干擾抑制的簡單公式。所得公式由Maxim CLK Generation芯片MAX9492生成的數據進行驗證。

數字信號有兩種主要形式:數字數據和數字時鐘。

數字信號是當今數字電子產品的主要信號形式。它們通常以單端信令格式生成，如CMOS或TTL。數字數據信號可以看作具有不同脈沖寬度的脈沖序列;CLK信號通常是一串脈沖寬度相同的矩形脈沖。

數字數據信號和CLK信號的頻率成分都含有高次諧波。信號本身和諧波一起在電子系統內部和之間產生電磁干擾(EMI)。減少電磁干擾的一種簡單而有效的方法是在CLK頻率上實現抖動[1,2]。本應用筆記介紹了擴頻CLK MAX9492，并使用CLK指定的參數提供了EMI降低的快速計算。

擴頻CLK:定義與測量

通過抖動CLK頻率來創建擴頻CLK并不像看起來那么簡單。我們首先定義組成擴頻CLK的參數:春速率、春樣式、調制速率和調制波形。抖動(或抖動)頻率范圍與原始CLK頻率f(C)之比。彈簧類型有下彈簧、中彈簧和上彈簧。假設彈簧頻率范圍為得爾塔f，則彈簧速率得爾塔定義為:

下降速率:得爾塔 = -得爾塔f /f(C) x 100%

中心彈簧:得爾塔 =±1/2得爾塔f/f(C) × 100%

向上彈簧:得爾塔 = 得爾塔f/f(C) x 100%

調制速率f(m)用于確定CLK頻率的循環頻率，是CLK頻率經過得爾塔f后恢復到原頻率的時間。調制波形描述了CLK頻率隨時間的變化曲線，通常用鋸齒波形表示。圖1顯示了調制波形及其與得爾塔和f(m)的關系。

為了使CLK頻譜更平坦，使用了一條名為“好時之吻”的特殊曲線作為調制波形(圖2)。

由圖1或圖2所示波形傳播的CLK在彈簧范圍內具有平坦的功率密度。圖3顯示了MAX9492的CLK頻譜在有和沒有頻率彈簧的情況下的曲線。在這種情況下，彈簧速率得爾塔為-2.5下彈簧速率。調制速率f(m)為30kHz, CLK正常頻率f(C)為133.33MHz。這些頻譜圖是由羅德&施瓦茨頻譜分析儀具有100kHz分辨率帶寬和10Hz掃描速率。如圖所示，頻譜峰值降低了約13dB, f(C)的諧波處也發生了類似的衰減。這表明該擴頻CLK在頻譜峰值上提供了13dB的EMI降低。

電磁干擾降低水平的快速估計

設計人員經常詢問EMI抑制與擴頻CLK參數的關系。為了檢驗這種關系，我們首先計算彈簧CLK的頻譜。根據上面的定義，信號頻譜是功率密度相對于頻率。為了使分析簡單，我們只考慮CLK信號的基頻。對于非spring CLK，它可以表示為

和一個春天的CLK

在哪里
為調制波形。非彈簧CLK的頻譜為頻率f(C)處的譜線，幅值為

由于該光譜為譜線，其幅度不依賴于頻譜分析儀的分辨率帶寬B。但是，spre - ng CLK的頻譜幅值依賴于分辨率帶寬B。由于spre - ng CLK的功率在得爾塔f范圍內的頻帶內分布相當均勻，因此頻譜分析儀在分辨率頻帶B中測量到的近似功率為

因此，我們可以將電磁干擾降低率S表示為:

電磁干擾抑制率(dB)
（1）

參考擴頻CLK的速率得爾塔、CLK頻率f(C)和調制方式參數，我們計算S的方法如下:

向下或向上的彈簧:
(2)

中心彈簧:
(2 b)

我們應該注意到，只要f(SW) <<f (m) & lt; & lt;f(C)，其中f(SW)為頻譜分析儀的掃頻速率。

例如，MAX9492的得爾塔和f(C)值分別為-2.5%和133.3MHz。將這些值代入式(2a)，可以計算出電磁干擾降低率為:

如圖3所示，EMI峰值降低為12.91dB, EMI降低到擴頻的平均水平為15.07dB。一般情況下，由于擴頻紋波的影響，在估計峰值之間的電磁干擾減小時，由式2得到的估計可能會超過1dB到2db。然而，對于峰值和平均水平之間的減少，估計非常接近測量到的減少。

通過對電磁干擾降低的簡單估計，設計人員可以快速確定所需的電磁干擾降低率、CLK頻率和電磁兼容性規定所需的頻譜分辨率帶寬的速率。

參考文獻

[1]應用報告，1995，“利用擴頻振蕩器減少消費品中的輻射排放”。

[2]英特爾技術規范，“CK00時鐘合成器/驅動程序設計指南”。

好時和好時之吻是好時巧克力和糖果公司的商標。