作者： DANIELE GARBIN 和 GOURI SANKAR KAR

　　幾十年來，半導體行業一直在尋找替代存儲器技術，以填補傳統高性能計算系統中計算系統主存儲器動態隨機存取存儲器 (DRAM) 和系統存儲介質 NAND 閃存之間的空白架構。

　　這種替代存儲器(歷史上稱為存儲級存儲器)在密度和成本方面應優于 DRAM，同時訪問速度比 NAND 閃存快得多。最近，生成型人工智能等數據密集型應用的激增推動了對這些存儲器的需求，這些應用需要快速訪問大量數據。

　　1-PCM/1-OTS 設備：中間解決方案

　　2015 年左右，答案來自一種名為 3D XPoint 的新型非易失性存儲技術，該技術將相變存儲 (PCM) 單元排列在字線和位線的“交叉點”處。 PCM 存儲單元由硫族化物“相變”材料制成，例如夾在兩個電極之間的碲化鍺銻 (GeSbTe)。該材料可以快速、可逆地在高導電結晶相和低導電非晶相之間切換，并利用這種電阻對比來存儲信息。

　　每個 PCM 存儲單元都與選擇器器件串聯，需要該選擇器器件來尋址/選擇陣列中的存儲單元以進行編程和讀取操作，并避免與相鄰單元相互作用。雖然以前版本的 PCM 使用晶體管作為選擇器器件，但 3D XPoint 存儲器制造商采用了不同的方法：他們使用所謂的 ovonic 閾值開關 (OTS) 器件，該器件由與 PCM 位單元相同的材料(硫屬化物)制成本身。

　　從 2017 年起，該技術以 Optane 品牌作為商業產品提供。雖然第一代是在 DRAM-NAND 差距的 NAND 側推出的，但后來的一代則被推向 DRAM 側。這一舉措得益于同時引入的雙倍數據速率 (DDR) 內存接口，提供了急需的 PCM 內存和內存控制器之間數據傳輸速度和帶寬的提高。

　　盡管性能有所提高，但該技術仍難以提供所需的速度、功率和可靠性，并難以保持其在內存市場的地位。功率問題主要源于切換 PCM 位單元所需的高電流。但也存在與尺寸和成本相關的限制。主要瓶頸之一來自器件架構本身——位單元和 OTS 選擇器器件的“串行”組合。

　　首先考慮到，1-PCM/1-OTS 在成本和面積方面優于 DRAM，這得益于將存儲器陣列堆疊在外圍電路頂部的能力。然而，當通過縮放位單元和堆疊多個交叉點層來進一步增加密度時，這些好處就會逐漸消失。

　　與 PCM 位單元串聯的附加選擇器器件的存在將導致高縱橫比結構，并在每個堆疊的 2D 平面層中引發昂貴的光刻和圖案化步驟。更不用說以真正的 3D 設備為目標時復雜性的增加，其中 PCM 和 OTS 材料通過保形沉積以類似 3D-NAND 的方式安裝在垂直“墻壁”上。 2022年，該產品退出市場。

　　OTS 選擇器：它在交叉點數組中的作用和操作

　　當電阻型存儲器(例如 PCM)排列在交叉點陣列中時，存儲單元的讀取和寫入理想情況下僅發生在所選單元上，而其余單元不受影響。然而，實際上，在內存操作期間，潛行電流會流經未選擇的單元，從而降低選擇性并導致錯誤的信息檢索。

　　因此，選擇器器件(通常是晶體管或二極管)與每個電阻存儲元件串聯。它們的作用是尋址(或選擇)存儲位單元以進行編程/讀取并抑制不需要的潛行電流。

　　圖 1顯示了交叉點架構中選擇器器件 (S) 的作用以及電阻式存儲元件 (R)。在頂部，潛行電流在沒有選擇器的情況下流經未選擇的單元，而在底部，串聯連接到電阻存儲元件的選擇器裝置可防止出現不需要的潛行電流。來源：imec

　　Ovonic 閾值開關 (OTS) 器件可以成為基于晶體管的選擇器的良好替代品。 OTS 器件以斯坦福·奧夫辛斯基 (Stanford Ovshinsky) 命名，他在 20 世紀 60 年代末發現了各種非晶硫屬化物材料中的可逆電開關現象。大約 50 年后，對這些材料的興趣導致了 OTS 選擇器的開發，這是一種夾在兩個金屬電極之間的 OTS 材料。

　　當施加的電壓超過特定閾值電壓 (V th ) 時，OTS 材料的電阻率會快速下降，從而產生高電流。該電流 (I on ) 用于編程和讀取串聯連接的存儲單元。陣列中的其他器件被偏置，使得電壓僅為閾值電壓的一半。在此電壓下，(泄漏)電流(或 I off)極低(由于 OTS 行為)，這可以防止相鄰單元的意外編程。

　　圖 2在 OTS 選擇器器件的典型 IV 特性中，閾值電壓為一半時，I off電流足夠低，足以防止與相鄰單元相互作用。來源：imec

　　與基于晶體管的解決方案相比，OTS 選擇器具有多種優勢。與三端器件晶體管不同，OTS 器件是兩端器件。這大大節省了面積并實現了更高的密度。 OTS 設備的制造成本也較低。此外，OTS 材料表現出高非線性(由閾值電壓一半時的低截止電流實現)，從而實現高選擇性。

　　此外，它們具有較大的驅動電流(I on)，可以高速運行，并且具有足夠高的耐久性。它們通過堆疊 2D 平面陣列或啟用真正的 3D 解決方案來實現 3D 兼容解決方案。

　　得益于過去為實現連續幾代基于 1-PCM/1-OTS 的 Optane 內存所做的努力，OTS 選擇器的性能和可擴展性多年來得到了很大的提高。 2015 年，imec 開始研究和開發 OTS 選擇器的改進版本。例如，設計材料堆棧以增強性能和(熱)穩定性、開發新工藝流程、探索 3D 集成路線以及檢查底層物理機制。

　　轉折點：OTS 設備中記憶效應的觀察

　　在試圖確定 OTS 選擇器中的切換機制時，imec 的研究人員觀察到了一個有趣的現象。當施加特定極性的電壓脈沖(無論是正電壓脈沖還是負電壓脈沖)時，他們觀察到，如果前一個脈沖具有相反的極性，則 OTS 器件的閾值電壓會發生明顯變化。

　　換句話說，閾值電壓似乎會“記住”前一個脈沖的極性，即使在幾個小時之后也是如此。這一發現為開發“僅限 OTS 的存儲器”打開了大門，這種存儲器利用極性引起的閾值電壓變化來存儲和讀取信息。這個概念的美妙之處?這個單個元件可以充當交叉點架構中的存儲器和選擇器。

　　圖 3在顯示 OTS 器件中極性引起的偏移的圖中，如果讀取脈沖與寫入脈沖相比具有不同的極性，則與具有相同極性的寫入-讀取序列相比，會觀察到更大的閾值電壓。來源：imec

　　這種新的內存技術有可能克服 1-PCM/1-OTS 內存的一些限制。僅使用一種材料系統進行選擇和存儲，使這些設備更易于制造和集成，從而有利于成本和密度，尤其是在 3D 配置中。此外，寫入設備所需的電流有望遠低于切換 PCM 單元所需的電流，從而產生更節能的存儲技術。

　　圖 4僅 OTS 存儲器的材料系統(右)比制造 1S1R 單元所需的材料系統(左)簡單得多。來源：imec

　　Imec 于 2021 年第一個公開報告基于 SiGeAsTe 的 OTS 器件中的這種記憶效應。經過更廣泛的工作，一種替代的基于 Se 的材料系統實現了 1 V 的實際可用記憶窗口，該窗口由閾值電壓的變化定義。

　　與此同時，其他研究小組也開始報告類似的觀察結果，使用各種名稱來描述記憶：純OTS記憶、自選擇記憶、自糾正記憶或無選擇器記憶。這也導致最近的 2023 年 IEDM 會議上的貢獻數量增加，表明半導體社區對這種前景光明的 OTS-only 內存技術越來越感興趣。

　　使 OTS-only 內存技術適用于 CXL 內存

　　幾年前，通過引入計算快速鏈路 (CXL) 互連，進一步支持將內存技術引入 DRAM-NAND 差距的 DRAM 側。這種開放式行業標準互連可在高性能計算應用中的內存和處理器之間提供低延遲和高帶寬連接。它還為 DRAM-NAND 領域的存儲器類別帶來了一個新名稱：CXL 存儲器。

　　雖然 OTS 器件已針對選擇器應用進行了優化，但對該技術提出了新的要求，以使其適合作為 CXL 存儲器。面臨的挑戰是找到耐用性、保留時間和功耗之間的最佳權衡。對于 CXL 型應用，功耗(主要由切換存儲元件所需的電流決定)和耐用性(目標是失效前至少 10 12 個寫入/讀取周期)是最關鍵的參數，同時在保留率方面允許做出一些妥協。

　　保留時間決定了內存在不刷新的情況下可以保持明確狀態的時間長度。對于 CXL 型應用，保留幾個小時或幾天就足夠了。這意味著存儲的信息必須定期刷新，但刷新頻率低于“泄漏”DRAM 設備。

　　Imec 的 OTS-only 存儲器件由夾在碳基底部和頂部電極之間的 SiGeAsSe OTS 材料系統制成。這些器件采用 300 毫米晶圓制造，可擴展且易于制造和集成。它們具有 >10 8 個周期的耐用性、確保低延遲的快速讀/寫操作(讀和寫脈沖短至 10 ns)以及 <15 μA 的超低寫入電流(即 <0.6 MA/cm 2)。

　　與典型的 PCM 設備相比，后者的能耗降低了約 10 倍。憑借半偏置非線性NL 1/2 ~10 4，提供了良好的選擇性，在存儲器模式下操作時也是如此。極性引起的電壓變化會隨著時間的推移而持續存在，從而實現合理的保留時間(在室溫下> 1個月)。該存儲器可以在正讀取極性和負讀取極性下運行，分別顯示約 1 V 和 0.5 V 的存儲器窗口。

　　圖 5顯示了所制造的 SiGeAsSe 器件的 TEM 圖像以及 C 基電極。資料來源：T-ED

　　圖 6 左側顯示了超低寫入電流下具有足夠大存儲窗口的切換演示，右側顯示了兩種讀取極性的存儲窗口與寫入電流的函數關系。資料來源：T-ED

　　材料研究通往 3D 集成的途徑

　　上述結果凸顯了僅 OTS 存儲器在 CXL 應用中的潛力。因此，imec 確定了進一步研究的關鍵方向，以推動這些設備走向工業化。

　　出于多種原因需要進行材料研究。首先，目前的OTS材料系統含有As和Se等有毒且不環保的元素。因此，尋找性能與現有 OTS 材料一樣好甚至更好的替代環保材料系統是當務之急。

　　其次，需要優化材料和器件設計來提高可靠性，以進一步將耐用性提高到>10 12并降低電池之間的變異性。此外，觀察到閾值電壓會隨時間漂移，從而導致周期間的變化并影響保留時間。

　　可靠性的提高與對決定純 OTS 存儲器極性效應的物理機制的基本理解密切相關。到目前為止，這一機制尚不完全清楚。了解導致閾值電壓漂移的原因對于解釋和預測觀察到的故障以及識別限制器件性能的基本權衡至關重要。

　　圖 7以真正的 3D 架構顯示了純 OTS 存儲器的卡通圖。來源：imec

　　最后，imec 正在探索實現真正 3D 集成的路線，這將需要提高下一代計算系統架構的存儲位單元的密度。

　　Daniele Garbin是一名研發工程師，主要研究 OTS 和各種新興存儲設備技術。

　　Gouri Sankar Kar 是imec 內存副總裁兼探索邏輯項目總監。