一、產品概述

ADMV4540 是模擬器件公司（Analog Devices）推出的一款 K 波段集成正交解調器，內部集成可編程分頻比的分數 N 頻率合成器（Fractional-N PLL）和壓控振蕩器（VCO）。該器件覆蓋 17 GHz 到 24 GHz 的寬工作頻段，支持高精度、高線性度的射頻信號下變頻與正交解調，能夠直接輸出 I/Q 基帶信號，無需外部二次混頻或額外相位校準電路，適用于雷達、無線通信、測試測量等多種應用場景。

　　產品詳情

　　ADMV4540是一款高度集成的正交解調器，帶有集成頻率合成器，非常適合下一代K波段衛星通信。

　　ADMV4540的RF前端由兩個低噪聲放大器(LNA)路徑組成，每個路徑都具有可獲得最大增益的最佳級聯5 dB雙邊帶噪聲系數，同時最大限度地減少外部元件數量。雙路徑允許支持天線極化。LNA路徑的選擇可以通過SPI完成。

　　然后使用同相和正交(I/Q)混頻器將LNA輸出下變頻到基帶。然后將I/Q混頻器輸出饋入全差分低噪聲、低失真可編程濾波器和可變增益放大器(VGA)。每個通道都能夠抑制較大的帶外干擾源，同時可靠地提升有用信號，從而降低系統模數轉換器(ADC)的帶寬和分辨率要求。通道之間的出色匹配及其在所有增益和帶寬設置下的較高無雜散動態范圍(SFDR)使ADMV4540成為具有密集星座圖、多個運營商和附近干擾源的衛星通信系統的理想選擇。

　　125 MHz、250 MHz和500 MHz三個濾波器角均可以通過串行外設接口(SPI)進行編程。濾波器提供六階巴特沃斯響應，具有141 MHz、282 MHz和565 MHz的?3 dB轉折頻率。對于超過565 MHz的操作，可以禁用并完全繞過濾波器，從而將?3 dB帶寬擴展到900 MHz。

　　ADMV4540的高動態范圍基帶輸出放大器提供57 dB的整體標稱轉換增益。ADMV4540的三個基帶電壓可變衰減器(VVA)引腳(VCTRL_BBVVAx)可用于自動增益控制(AGC)，為ADMV4540提供寬廣的RF輸入動態范圍。

　　這款功能豐富的器件包含一個集成的小數N分頻鎖相環(PLL)和一個低相位噪聲壓控振蕩器(VCO)，可為兩個雙平衡I/Q混頻器生成必要的片內本地振蕩器(LO)信號，而無需外部頻率合成。VCO利用內部自動校準程序，允許PLL選擇必要的設置并鎖定。

　　ADMV4540 PLL的參考輸入(REFIN)采用50 MHz的差分激勵晶體振蕩器。或者，REFIN可以由高達100 MHz的外部單端基準頻率驅動。鑒頻鑒相器(PFD)比較頻率高達100 MHz，允許以極其精細的步長連續覆蓋17 GHz至21.5 GHz的LO。

　　ADMV4540采用3.3 V電源供電，總功耗低于3.2 W。采用符合RoHS的48引腳、7 mm × 7 mm LGA封裝，并帶有裸焊盤。ADMV4540采用3.3 V電源供電，并可在?40℃至+85℃溫度范圍內運行。

　　應用

　　衛星通信

　　特性

　　具有低相位噪聲 VCO 的小數 N 頻率合成器

　　K 波段正交解調器

　　可通過 4 線 SPI 編程

　　射頻工作頻率范圍：17 GHz 至 22 GHz

　　LO 內部頻率范圍：17 GHz 至 21.5 GHz

　　雙邊帶噪聲指數：5 dB（最大轉換增益時）

　　輸出集成相位噪聲，1 kHz 至 10 MHz：<1°

　　最大轉換增益為 >50 dB

　　轉換增益控制范圍為 >50 dB

　　在復合輸入電平為 ?30 dBm，ΔfRF = 1 MHz 時，IM3 為 ?54 dBc。

　　3 個基帶、SPI 可選 LPF，轉角頻率為：每個基帶路徑上為 125 MHz、250 MHz 和 500 MHz

二、主要型號及參數

ADMV4540 目前只有一種型號，但通過 SPI 接口可靈活配置 PLL 分頻比、VCO 頻率及增益等參數。主要技術指標如下：

三、內部架構與工作原理ADMV4540 的核心由三部分構成：可編程 PLL/VCO、射頻下變頻網絡和 I/Q 輸出緩沖電路。

1. 分數 N PLL 與 VCO
   ADMV4540 集成一個高性能壓控振蕩器，其輸出頻率可在 17 GHz 到 24 GHz 之間連續調諧。PLL 環路采用分數 N 結構，最小可調分頻步進為 0.0625，確保輸出頻率的高精度與低相位噪聲。通過 SPI 總線編程，可以實時設置整數分頻比、分數分頻分子和分母、鑒相器帶寬等參數，以平衡相位噪聲與鎖定時間。

2. 射頻前端與混頻
   射頻輸入信號（RF）通過射頻匹配網絡與變壓器耦合進入解調器內部，與 VCO 提供的 LO 信號進行正交混頻。器件在 I 和 Q 兩路通道中各設置一個雙平衡混頻器，使得 I/Q 通道具有良好的隔離度與圖像抑制能力。

3. 基帶輸出與校準
   混頻得到的 I/Q 基帶信號經過可編程增益放大器（PGA）和 DC 補償電路，然后輸出至差分緩沖器。內部校準功能可通過 SPI 控制，在系統上電或定期自檢時自動補償 I/Q 通道增益與相位不匹配，以提高解調精度。

四、關鍵性能指標

1. 相位噪聲：在 LO 輸出端，相位噪聲典型值為 –94 dBc/Hz @ 1 MHz 偏移；PLL 輸出端可達到 –120 dBc/Hz @ 1 MHz 偏移，滿足高數據率無線通信和精密雷達系統的需求。

2. 增益與線性度：I/Q 通道增益可通過 SPI 在 0 dB 到 20 dB 之間調節，典型 20 dB 增益下，1 dB 壓縮點（P1dB）為 –10 dBm，三階交調點（IP3）為 –5 dBm，能夠保證較寬動態范圍。

3. 噪聲系數：噪聲系數典型值為 7 dB，結合高增益、低相位噪聲特性，可有效提高系統靈敏度。

4. 圖像抑制比與隔離度：圖像抑制比大于 40 dB，RF 到 LO 旁路隔離度超過 50 dB，確保強信號環境下的穩定解調。

5. 轉換帶寬：I/Q 通道的 -3 dB 帶寬可達 1 GHz，支持寬帶信號解調。

五、功能特點

• 集成化高：內部集成 PLL、VCO、混頻器和基帶放大器，減少外部器件數量，簡化射頻系統設計。

• 寬帶覆蓋：一次芯片覆蓋 17 GHz 到 24 GHz，適應多種 K 波段應用，無需外部切換元件。

• 高精度分頻：分數 N 分頻結構實現最小 0.0625 步進，頻率精度高，支持頻率合成靈活性。

• 快速鎖定時間：典型鎖定時間小于 50 微秒，適合快速跳頻與掃描應用。

• 自動校準：內置 I/Q 平衡校準機制，提升解調精度，降低后級校準復雜度。

• 數字可編程：通過 SPI 總線可動態配置所有工作參數，實現軟件定義無線電功能。

六、電氣性能及封裝ADMV4540 采用 5 mm × 5 mm 四方 LFCSP 封裝，32 引腳焊盤排列，使布局緊湊。主要引腳分布如下：

• 射頻輸入 RF_IN

• 射頻輸出 LO_OUT

• I/Q 輸出差分對 I_OUT、Q_OUT

• 供電引腳 Vdd_RF、Vdd_PLL、Vdd_IO

• SPI 接口引腳 SCLK、MOSI、MISO、CS

• 地引腳 GND

建議在布局設計時貼近 RF_IN 和 LO_OUT 引腳放置射頻電容與電感，減少走線長度，并在供電引腳附近部署去耦電容，以抑制電源噪聲。

七、典型應用

• 雷達系統：氣象雷達、機載雷達和汽車毫米波雷達中，ADMV4540 可作為下變頻器，輸出 I/Q 基帶信號供后端 DSP 做目標檢測與跟蹤。

• 無線通信：5G 毫米波基站和用戶終端的射頻收發模塊，利用其低相位噪聲、高線性度特性提升鏈路質量。

• 測試測量：矢量信號發生器和分析儀中，用于信號解調與基帶校準，提高測量精度與穩定性。

• 衛星通信：Ka 波段鏈路中，可集成本地振蕩與解調功能，顯著降低系統體積與功耗。

八、使用注意事項與設計指南

1. 射頻匹配：推薦在 PCB 上為 RF_IN 和 LO_OUT 匹配 50 歐姆阻抗網絡，并使用微帶線或共面波導結構。避免懸空長線導致反射。

2. 電源去耦：Vdd_RF 和 Vdd_PLL 兩路電源需使用 0.1 微法和 1 納法多級去耦電容，并在近引腳處焊接。

3. 溫度管理：高功率工作時 VCO 會產生熱量，建議在芯片底部敷銅或加裝散熱片，保證環境溫度在 -40 ℃ 到 +85 ℃。

4. SPI 時序：SPI 時鐘最大頻率為 50 MHz，上電后需按照時序手冊進行復位與配置，以免錯失鎖定。

5. EMI 抑制：在 PCB 四周布置地平面，射頻區與數字區分離，減少數字信號對射頻信號的干擾。

九、總結

ADMV4540 憑借高度集成化的 PLL/VCO、混頻器和 I/Q 輸出電路，實現了 17 GHz 到 24 GHz 的寬帶正交解調功能，具有低相位噪聲、高線性度、可編程分頻和自動校準等優勢。結合緊湊封裝和數字控制接口，使其在雷達、5G 通信、測試測量和衛星通信等領域具有廣泛的應用前景。在射頻系統設計中，合理布局、充分去耦和精確匹配是發揮其最佳性能的關鍵。