在 PCIe 總線中，各種信號通過特定的物理層和數(shù)據(jù)鏈路層機(jī)制進(jìn)行傳遞，以確保高速、高效且可靠的數(shù)據(jù)傳輸和設(shè)備間通信。以下是這些信號在 PCIe 總線中的傳遞方式：

1. 時鐘信號（REFCLK+ 和 REFCLK-）

• 傳遞方式：主機(jī)時鐘信號通過 PCIe 總線上的專用時鐘線路傳輸?shù)皆O(shè)備端。PCIe 插槽使用這組信號與處理器系統(tǒng)同步，其頻率范圍為 100MHz±300ppm。

• 作用：為 PCIe 設(shè)備提供穩(wěn)定的時鐘參考，確保設(shè)備與主機(jī)之間的數(shù)據(jù)傳輸同步，避免時鐘漂移導(dǎo)致的通信錯誤。

2. 復(fù)位信號（PERST#）

• 傳遞方式：通過邊帶信號線傳輸。

• 作用：用于復(fù)位 PCIe 插槽和 PCIe 設(shè)備。當(dāng)該信號有效時，PCIe 設(shè)備將進(jìn)行復(fù)位操作，初始化其內(nèi)部邏輯和狀態(tài)。

3. 電源信號（Vcc 與 Vaux）

• 傳遞方式：通過電源線路傳輸。

• 作用：為 PCIe 設(shè)備提供所需的電能。Vcc 為主電源，用于設(shè)備的主要邏輯模塊；Vaux 為輔助電源，與電源管理相關(guān)的邏輯使用。

4. 數(shù)據(jù)信號

• 傳遞方式：PCIe 總線使用差分信號進(jìn)行數(shù)據(jù)傳送。每個 Lane 由一對 Rx（接收）、Tx（發(fā)送）差分對組成。數(shù)據(jù)以串行方式在 Lane 上傳輸，然后在芯片內(nèi)部進(jìn)行串并轉(zhuǎn)換。

• 特點：差分信號具有抗干擾能力強(qiáng)、能有效抑制電磁干擾等優(yōu)點。PCIe 鏈路可以支持多個 Lane，以提高數(shù)據(jù)傳輸帶寬。

5. 輔助信號（如 WAKE#、PRSNT1 和 PRSNT2）

• 傳遞方式：通過專用的信號線傳輸。

• 作用：WAKE# 用于設(shè)備喚醒請求；PRSNT1 和 PRSNT2 用于指示 PCIe 設(shè)備的熱插拔狀態(tài)。

6. 其他信號（如 JTAG 信號、SMBus 信號）

• 傳遞方式：通過特定的信號線或總線傳輸。

• 作用：JTAG 信號用于芯片內(nèi)部測試；SMBus 信號用于管理處理器系統(tǒng)的外部設(shè)備，并收集外設(shè)的運行信息。

7. 信號傳遞機(jī)制

• 物理層：負(fù)責(zé)提供串行總線接口，實現(xiàn)數(shù)據(jù)比特傳輸。物理層還包含時鐘恢復(fù)模塊（CDR），用于從接收報文中提取接收時鐘，實現(xiàn)同步數(shù)據(jù)傳遞。

• 數(shù)據(jù)鏈路層：負(fù)責(zé)傳輸包的生成和分解，確保數(shù)據(jù)的可靠傳輸。數(shù)據(jù)鏈路層還包含錯誤檢測和糾正機(jī)制，以提高數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。

8. 時鐘恢復(fù)與同步

• 時鐘恢復(fù)：由于 PCIe 總線在物理鏈路上并沒有專門的時鐘線，因此接收端需要使用時鐘恢復(fù)模塊（CDR）從接收報文中提取接收時鐘。

• 同步機(jī)制：PCIe 總線使用基于時鐘的同步傳送機(jī)制，確保發(fā)送端和接收端的數(shù)據(jù)傳輸同步。