可編程邏輯器件(PLD)在規模、速度、嵌入式處理器內核及其它IP供應等方面的進步，都仍不足以實現系統級可編程芯片的設計。這需要一種架構清晰的系統級方法來處理系統級設計復雜性，以獲得與PLD技術相媲美的在上市周期方面的優勢。 在過去，PLD客戶喜歡MAX+PLUS II的集成特性。MAX+PLUS II是一個完全集成的設計體系，包括設計輸入、綜合、仿真、布局布線以及時序分析。現在，這些客戶又開始要求使用最好的綜合工具、仿真工具和時序分析工具。PLD布局布線工具必須以某種方式滿足這一變化的要求，它使整個設計方法在定位上看起來更像一種ASIC設計方法。如果這一新的PLD方法能正確地構建起來，它將比ASIC技術更快地促進IP的應用，并支持只有可編程技術才能提供的靈活性及可定制性。